教授/研究员

张刚

职称:教授

职务:

学科/部门:控制科学与工程,控制理论与控制工程

电子邮箱: gang.zhang@tongji.edu.cn

办公电话: 13127863060

研究方向

CMOS射频及毫米波集成电路设计,主要针对蜂窝电话和无线连接通信应用,包括射频接收,发射和频率综合,专长射频频率综和器设计,包括高性能模拟和全数字锁相环,振荡器和参考时钟源,以及高速时钟数据恢复。模拟混合电路设计,包括ADC/DAC,开关电容滤波器以及其他通用高性能模拟电路。

学生接待时间

个人简介与工作经历

于1994年获得清华大学电子工程系微电子专业学士学位,于1998年,2004年先后获得美国卡内基梅隆大学电子与计算机工程硕士和博士学位。1998-2000年曾于美国亚利桑那州摩托罗拉公司任模拟集成电路设计师,2005-2016年于美国加利福尼亚州高通公司射频模拟部,任资深主任经理,主要从事应用于蜂窝电话的射频接收发射芯片设计和项目管理。在高通工作期间,最早提出基于相位数字转换器的全数字频率合成器;并领导研发了3代蜂窝频率综合器系统;独自设计完成的定制sigma-delta核心模块被应用于过去十年所有高通无线射频芯片,近百亿片次;曾两次荣获高通公司Upendra Patel成就奖。2009年曾受聘加州大学圣地亚哥分校,讲授锁相环设计研究生课程。已获批14项美国专利,另有4项待批。曾发表多篇专业会议期刊论文,任IEEE ISSCC,CICC,RFIC等国际会议,以及IEEE JSSC, TCAS, 等专业期刊评审。著作《集成CMOS锁相环电路设计》由清华大学出版社出版,并受到一致好评, 曾荣登亚马逊电子类图书销量榜首。于2007年和2010年应邀于北京大学和清华大学讲授短期高级设计课程。

科研与教学

出版专著:

《CMOS集成锁相环电路设计》,清华大学出版社,2013

代表论文:

1. Cincalini, G. Zhang, et. al.,“A 65nm CMOS SoC with embedded HSDPA/EDGE transceiver, digital baseband and multimedia processor”, IEEE International Solid-State Circuits Conference, 2011;

 2. G.Zhang, "Linearized charge pump independent of mismatch through timing rearrangement", Electronic Letters, Vol. 46, No.1, January, 2010.

3. G.Zhang, A.Dengi, R.Rutenbar, L.R.Carley, "A Synthesis Flow Toward Fast Parasitic Closure for RFIC’s", IEEE/ACM Design Automation Conference, June, 2004.

4. G.Zhang, A.Dengi, L.R.Carley, "Automatic Synthesis of a 2.1GHz SiGe Low Noise Amplifier", IEEE RFIC 2002 Conference, Seattle, WA, June, 2002.

5. G.Zhang, A.Dengi, "Analog/RFIC Synthesis Flows with Automatic Sizing and Layout", IEEE RFIC 2003 Conference, Philadelphia, PA, June, 2003.

6. G.Zhang, L.R.Carley, "A CMOS-MEMS Magnetic Thin-Film Inductor for RF and IF Filter Circuits", IEEE ISCAS 2004, Vancouver, Canada, May, 2004.

7. H.Luo, G.Zhang, G.Fedder, L.R.Carley, "A Post CMOS Micromachined Lateral Accelerometers", IEEE Journal of MEMS, June, 2002.

8. G.Zhang, G.Fedder, "A CMOS Accelerometer with structural compensation", IEEE MEMS'99 International Conference, Orlando, Fl, Jan. 1999.

 

代表获批美国专利:

1. 专利号-8,803,616, Temperature compensation and coarse tune bank switches in a low phase noise VCO;

2. 专利号-8,593,216, loop filter with noise cancellation;

3. 专利号-8,553,827ADC-based mixed-mode digital phase-locked loop

4. 专利号-8,497,716Phase locked loop with phase correction in the feedback loop

5. 专利号-8,044,723Oscillator signal generation with spur mitigation in a wireless communication device

6. 专利号- 8,022,849Phase to digital converter in all digital phase locked loop

7. 专利号- 7,911,247Delta-sigma modulator clock dithering in a fractional-N phase-locked loop

8. 专利号- 7,876,871Linear phase frequency detector and charge pump for phase-locked loop

9. 专利号- 7,864,915Low-power asynchronous counter and method

10. 专利号- 7,759,993Accumulated phase-to-digital conversion in digital phase locked loops

11. 专利号- 7,583,152Phase-locked loop with self-correcting phase-to-digital transfer function

12. 专利号-9,455,716, reconfigurable fractional divider;

社会兼职

曾担任以下专业期刊和国际会议评审,包括IEEE Journal of Solid-State Circuits, IEEE Transactions on Circuits and Systems, IEEE International Solid-State Circuit Conference, IEEE RFIC Conference, IEE Electronic Letters.

Copyright © 2012 同济大学控制科学与工程系
技术支持:维程互联 沪ICP备10014176号